Initial Commit and Notes from HS24
This commit is contained in:
145
hs24/digitaltechnik/verknuepfung/basisfunktionen.tex
Normal file
145
hs24/digitaltechnik/verknuepfung/basisfunktionen.tex
Normal file
@@ -0,0 +1,145 @@
|
||||
\section{Basisfunktion}
|
||||
|
||||
\subsection{Nützliche Konzepte}
|
||||
|
||||
\dfn{Schaltfunktion}{
|
||||
Eine Schaltfunktion $f$ nimmt mehrere Variablen $X_i$, z.B. $N$, als Eingang und produziert eine einzige Variable $Y$ als Ausgang.
|
||||
|
||||
\begin{equation}
|
||||
Y = f(X_0, X_1, X_2, ... , X_{N-1})
|
||||
\end{equation}
|
||||
|
||||
Der Informationsgehalt der Variablen beträgt ein Bit (1 oder 0). \cite{Luisier2024}
|
||||
}
|
||||
|
||||
Schaltfunktionen sind nichts anderes als eine Codierung. Damit man die Verschiedenen Codierungen zu bestimmten Ausgängen zuteilen kann, verwendet man Wahrheitstabellen.
|
||||
\\
|
||||
\\
|
||||
Wahrheitstabellen nehmen in den linken Spalten die Wertekombinationen der Variablen $X_i$. In der rechten Spalte befindet sich das Ergebnis der Ausgangsvariable $Y$. Die grösse der Wahrheitstabelle hängt von der Anzahl der Variablen $X_i$ ab. Grundsätzlich kann man sich folgendes Merken für die Anzahl Spalten $S$ und Anzahl Zeilen $Z$.
|
||||
|
||||
\[
|
||||
S = i + 1
|
||||
.\]
|
||||
|
||||
\[
|
||||
Z = 2 ^{i}
|
||||
.\]
|
||||
|
||||
\subsection{UND, ODER, NICHT Verknüpfung} \label{sec:verk}
|
||||
|
||||
In diesem Kapitel schauen wir uns verschiedene Verknüpfungen an. Diese sind relevant für das Verständnis von Schaltfunktionen.
|
||||
|
||||
\dfn{AND Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Wenn Aussage $A$ (Eingang) wahr \textbf{und} Aussage $B$ (Eingang) wahr sind, dann ist Aussage $Y$ (Ausgang) wahr. \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 0 \\
|
||||
0 & 1 & 0 \\
|
||||
1 & 0 & 1 \\
|
||||
1 & 1 & 1 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das UND wie folgt gekennzeichnet.
|
||||
\[
|
||||
A \land B = Y
|
||||
.\]
|
||||
Das UND wird mit dem folgenden Schaltzeichen gekennzeichnet.
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC]
|
||||
\node[and gate] (and) at (0,0) {};
|
||||
\node[] (iA) at (-1, 0.4) {A};
|
||||
\node[] (iB) at (-1, -0.4) {B};
|
||||
\node[] (oZ) at (1, 0) {Z};
|
||||
\draw (iA.east) --++ (right:2mm) |- (and.input 1);
|
||||
\draw (iB.east) --++ (right:2mm) |- (and.input 2);
|
||||
\draw (and.output) -- (oZ);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\includegraphics[width=\linewidth]{fig/Fig_30.png} \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
\dfn{OR Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Wenn Aussage $A$ (Eingang) wahr oder Aussage $B$ (Eingang) wahr ist, dann ist Aussage $Y$ (Ausgang) wahr. \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 0 \\
|
||||
0 & 1 & 1 \\
|
||||
1 & 0 & 1 \\
|
||||
1 & 1 & 1 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das ODER wie folgt gekennzeichnet.
|
||||
\[
|
||||
Y = A \lor B
|
||||
.\]
|
||||
Das ODER wird mit dem folgenden Schaltzeichen gekennzeichnet.
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC]
|
||||
\node[or gate] (or) at (0,0) {};
|
||||
\node[] (iA) at (-1, 0.4) {A};
|
||||
\node[] (iB) at (-1, -0.4) {B};
|
||||
\node[] (oZ) at (1, 0) {Z};
|
||||
\draw (iA.east) --++ (right:2mm) |- (and.input 1);
|
||||
\draw (iB.east) --++ (right:2mm) |- (and.input 2);
|
||||
\draw (and.output) -- (oZ);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\includegraphics[width=\linewidth]{fig/Fig_31.png} \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
\dfn{NICHT Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Wenn Aussage $A$ (Eingang) wahr ist, dann ist Aussage $Y$ (Ausgang) falsch. \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c |}
|
||||
$A$ & $Y$ \\
|
||||
\hline
|
||||
0 & 1 \\
|
||||
1 & 0 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das NICHT wie folgt gekennzeichnet.
|
||||
\[
|
||||
\bar{A} = Y
|
||||
.\]
|
||||
Das NICHT wird mit dem folgenden Schaltzeichen gekennzeichnet.
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC]
|
||||
\node[not gate] (not) at (0,0) {};
|
||||
\node[] (iA) at (-0.8, 0) {A};
|
||||
\node[] (oZ) at (0.8, 0) {Z};
|
||||
\draw (iA.east) -- (not.input);
|
||||
\draw (not.output) -- (oZ);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\end{minipage}
|
||||
}
|
||||
214
hs24/digitaltechnik/verknuepfung/schaltnetzanalyse.tex
Normal file
214
hs24/digitaltechnik/verknuepfung/schaltnetzanalyse.tex
Normal file
@@ -0,0 +1,214 @@
|
||||
\section{Schaltnetzanalyse}
|
||||
|
||||
\subsection{Zusammengesetzte Gatter} \label{sec:gat}
|
||||
|
||||
Die Darstellung von Schaltfunktionen kann mithilfe von Schaltnetzen realisiert werden. Die in Kapitel \ref{sec:verk} erwähnten Schaltzeichen spielen in diesem Kapitel eine grosse Rolle. Wichtig ist vor allem die Kombination von Verknüpfungen.
|
||||
|
||||
\dfn{NAND-Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Invertierung der UND-Funktion
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC]
|
||||
\node[and gate] (and) at (-1,0) {};
|
||||
\node[not gate] (not) at (1,0) {};
|
||||
\node[] (iA) at (-2, 0.4) {A};
|
||||
\node[] (iB) at (-2, -0.4) {B};
|
||||
\node[] (oY) at (2, 0) {Y};
|
||||
\draw (iA.east) --++ (right:2mm) |- (and.input 1);
|
||||
\draw (iB.east) --++ (right:2mm) |- (and.input 2);
|
||||
\draw (and.output) -- (not.input);
|
||||
\draw (not.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 1 \\
|
||||
0 & 1 & 1 \\
|
||||
1 & 0 & 1 \\
|
||||
1 & 1 & 0 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das NAND wie folgt gekennzeichnet.
|
||||
|
||||
\[
|
||||
\overline{A \land B} = Y
|
||||
.\]
|
||||
|
||||
Das NAND wird mit den folgenden Schaltzeichen gekennzeichnet.
|
||||
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC, thick]
|
||||
\node[nand gate] (nand) at (0,0) {};
|
||||
\node[] (iA) at (-0.8, 0.4) {A};
|
||||
\node[] (iB) at (-0.8, -0.4) {B};
|
||||
\node[] (oY) at (0.8, 0) {Y};
|
||||
\draw (iA.east) --++ (right:1.5mm) |- (nand.input 1);
|
||||
\draw (iB.east) --++ (right:1.5mm) |- (nand.input 2);
|
||||
\draw (nand.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\includegraphics[width=\linewidth]{fig/Fig_12.png} \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
|
||||
\dfn{NOR-Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Invertierung der ODER-Funktion
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC]
|
||||
\node[or gate] (or) at (-1,0) {};
|
||||
\node[not gate] (not) at (1,0) {};
|
||||
\node[] (iA) at (-2, 0.4) {A};
|
||||
\node[] (iB) at (-2, -0.4) {B};
|
||||
\node[] (oY) at (2, 0) {Y};
|
||||
\draw (iA.east) --++ (right:2mm) |- (or.input 1);
|
||||
\draw (iB.east) --++ (right:2mm) |- (or.input 2);
|
||||
\draw (or.output) -- (not.input);
|
||||
\draw (not.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 1 \\
|
||||
0 & 1 & 0 \\
|
||||
1 & 0 & 0 \\
|
||||
1 & 1 & 0 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das NOR wie folgt gekennzeichnet.
|
||||
|
||||
\[
|
||||
\overline{A \lor B} = Y
|
||||
.\]
|
||||
|
||||
Das NOR wird mit den folgenden Schaltzeichen gekennzeichnet.
|
||||
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC, thick]
|
||||
\node[nor gate] (nor) at (0,0) {};
|
||||
\node[] (iA) at (-0.8, 0.4) {A};
|
||||
\node[] (iB) at (-0.8, -0.4) {B};
|
||||
\node[] (oY) at (0.8, 0) {Y};
|
||||
\draw (iA.east) --++ (right:1.5mm) |- (nor.input 1);
|
||||
\draw (iB.east) --++ (right:1.5mm) |- (nor.input 2);
|
||||
\draw (nor.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\includegraphics[width=\linewidth]{fig/Fig_32.png} \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
|
||||
\dfn{XNOR-Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Ein Gatter, das eine logische 1 liefert, wenn beide Eingänge gleich sind, sonst 0. \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 1 \\
|
||||
0 & 1 & 0 \\
|
||||
1 & 0 & 0 \\
|
||||
1 & 1 & 1 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das XNOR wie folgt gekennzeichnet.
|
||||
|
||||
\[
|
||||
\overline{A \oplus B} = Y
|
||||
.\]
|
||||
|
||||
Das XNOR wird mit den folgenden Schaltzeichen gekennzeichnet.
|
||||
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC, thick]
|
||||
\node[xnor gate] (xnor) at (0,0) {};
|
||||
\node[] (iA) at (-0.8, 0.4) {A};
|
||||
\node[] (iB) at (-0.8, -0.4) {B};
|
||||
\node[] (oY) at (0.8, 0) {Y};
|
||||
\draw (iA.east) --++ (right:1.5mm) |- (xnor.input 1);
|
||||
\draw (iB.east) --++ (right:1.5mm) |- (xnor.input 2);
|
||||
\draw (xnor.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
\dfn{XOR-Verknüpfung}{
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
Ein Gatter, das eine logische 1 liefert, wenn beide Eingänge ungleich sind, sonst 0. \cite{Luisier2024}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\begin{center}
|
||||
\begin{tabular}{| c | c | c |}
|
||||
$A$ & $B$ & $Y$ \\
|
||||
\hline
|
||||
0 & 0 & 0 \\
|
||||
0 & 1 & 1 \\
|
||||
1 & 0 & 1 \\
|
||||
1 & 1 & 0 \\
|
||||
\end{tabular}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
In einer logischen Gleichung wird das XOR wie folgt gekennzeichnet.
|
||||
|
||||
\[
|
||||
A \oplus B = Y
|
||||
.\]
|
||||
|
||||
Das XOR wird mit den folgenden Schaltzeichen gekennzeichnet.
|
||||
|
||||
\begin{center}
|
||||
\begin{tikzpicture}[circuit logic IEC, thick]
|
||||
\node[xor gate] (xor) at (0,0) {};
|
||||
\node[] (iA) at (-0.8, 0.4) {A};
|
||||
\node[] (iB) at (-0.8, -0.4) {B};
|
||||
\node[] (oY) at (0.8, 0) {Y};
|
||||
\draw (iA.east) --++ (right:1.5mm) |- (xor.input 1);
|
||||
\draw (iB.east) --++ (right:1.5mm) |- (xor.input 2);
|
||||
\draw (xor.output) -- (oY);
|
||||
\end{tikzpicture}
|
||||
\end{center}
|
||||
\end{minipage}
|
||||
\begin{minipage}{0.5\linewidth}
|
||||
\end{minipage}
|
||||
}
|
||||
|
||||
\nt{
|
||||
Das XOR-Gatter wird auch EXCLUSIV-OR Gatter genannt. \cite{Luisier2024}
|
||||
}
|
||||
|
||||
\subsection{Schaltungen aus Grundgatter}
|
||||
|
||||
Die Grundfunktionen und Schaltgatter sind nicht auf 2 Eingangsvariablen beschränkt. Grundsätzlich können Grundfunktionen und Schaltgatter $N$ Eingänge haben.
|
||||
\\
|
||||
\\
|
||||
Um die Komplexität von Schaltgattern mit mehreren Eingängen zu vereinfachen, kann man sie in mehreren Schaltgattern verwandeln, sodass die Logik der Schaltung lesbarer ist.
|
||||
4
hs24/digitaltechnik/verknuepfung/verknuepfung.tex
Normal file
4
hs24/digitaltechnik/verknuepfung/verknuepfung.tex
Normal file
@@ -0,0 +1,4 @@
|
||||
\chapter{Logische Verknüpfung}
|
||||
|
||||
\input{basisfunktionen.tex}
|
||||
\input{schaltnetzanalyse.tex}
|
||||
Reference in New Issue
Block a user