127 lines
5.2 KiB
TeX
127 lines
5.2 KiB
TeX
\section{Speicher}
|
|
|
|
|
|
\subsection{Schieberegister}
|
|
|
|
Ein Schieberegister ist ein Seriell-Parallel Wandler. Es ist eine Kette von D-FFs, durch welche die Seriellen Daten getaktet 'durchgeschoben' werden.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/Schieberegister.jpg}
|
|
\end{center}
|
|
|
|
Schieberegister finden unter anderem Verwendung als Speicherregister um Daten zwischen 2 'Orten' zu speichern.
|
|
|
|
|
|
\subsection{Halbleiterspeicher}
|
|
|
|
Bei Halbleiterspeicher muss unterschieden werden zwischen:
|
|
|
|
\begin{tabular}{r p{170pt}}
|
|
ROM: & 'Read only memory' (Nur lesen) \\
|
|
RAM: & 'Random access memory' (Schreiben \& Lesen, Wahlfreier Zugang) \\
|
|
Flüchtig: & Abhängig von Versorgungsspannung \\
|
|
Nicht flüchtig: & Unabhängig von Versorgungsspannung \\
|
|
\end{tabular} \medskip
|
|
|
|
Halbleiterspeicher werden oft als Zellenarray oder Matrizen organisiert, die von einem Zeilen-Decoder und einem Spalten-Decoder angesteuert werden.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.2\textwidth]{images/SpeicherOrg.jpg}
|
|
\end{center}
|
|
|
|
Dank den Decoder ist jede Speicherzelle einzeln ansprechbar mit nur linearem Wachstum in Adressleitungen bei höherer Zeilen-/Spaltenanzahl. Das Konstruktionsprinzip ist ein 'AND-Baum', wo jedes AND ein Minterm bildet. So besitzt jede Speicherzelle eine \emph{eindeutige} Adresse.
|
|
\vfill
|
|
|
|
|
|
\subsection{SRAM (Statische-RAM)}
|
|
|
|
SRAMs sind flüchtige Speicher, welche überall Anwendung finden, wo schneller Datenzugriff notwendig ist. Eine SRAM Zelle besteht aus 6 Transistoren. Mit der Adressleitung selektiert man die Speicherzelle.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.2\textwidth]{images/SRAM.jpg}
|
|
\end{center}
|
|
|
|
An $V_L$ liegt der gespeicherte Wert der Speicherzelle und an $V_R$ der invertierte Wert. \medskip
|
|
|
|
CMOS sind symmetrische Bauteile, Source und Drain hängen vom Elektronenstrom ab. Dementsprechend schaltet der CMOS, wenn vom Gate zu einem der beiden symmetrischen Anschlüssen ein Spannungsabfall vorhanden ist.
|
|
|
|
|
|
\subsubsection{Schreibevorgang}
|
|
|
|
Die Bitleitung wird beim Schreibevorgang fest auf GND/VCC geschaltet.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/SRAM_Write.jpg}
|
|
\end{center}
|
|
\vfill
|
|
|
|
|
|
\subsubsection{Lesevorgang}
|
|
|
|
Die Bitleitung ist \emph{nicht} fest auf GND/VCC geschaltet und verhält sich wie ein Kondensator. Sie übernimmt deswegen den Wert der Speicherzelle.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/SRAM_Read.jpg}
|
|
\end{center}
|
|
|
|
Links wird eine 1 ausgelesen und Rechts eine 0.
|
|
|
|
|
|
\subsection{DRAM (Dynamische-RAM)}
|
|
|
|
DRAMs sind flüchtige Speicher, welche periodisch (20ms) wieder aufgefrischt werden müssen aufgrund des Leckstroms vom Kondensator. DRAMs besitzen eine höhere Dichte als SRAMs aber langsämere Zugriffszeiten.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.15\textwidth]{images/DRAM.jpg}
|
|
\end{center}
|
|
|
|
Der Kondensator agiert als Speicher. Beim Schreibevorgang wird die Bitleitung fest auf GND/VCC geschaltet und der Kondensator aufgeladen (1) bzw. entladen (0). \medskip
|
|
|
|
Beim Lesevorgang ist die Bitleitung \emph{nicht} fest auf GND/VCC geschaltet und verhält sich wie ein Kondensator. Sie übernimmt deswegen den in der Zelle gespeicherten Wert.
|
|
|
|
|
|
\subsection{MROMs (Maskable ROM)}
|
|
|
|
ROMs sind nichtflüchtige Speicher. Sie werden überall dort benötigt, wo ein System unveränderliche Daten-/Programmstrukturen benötigt. \medskip
|
|
|
|
MROM Speicherzellen werden durch spezielle 'Masken' bei der Herstellung als 0 oder 1 programmiert (Ideal für Massenproduktion).
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/MROM.jpg}
|
|
\end{center}
|
|
|
|
|
|
\subsection{PROMs (Programmable ROM)}
|
|
|
|
PROMs sind für kleinere Produktionsvolumen geeignet, weil sie durch den Benutzer einmalig programmiert werden können.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.15\textwidth]{images/PROM.jpg}
|
|
\end{center}
|
|
|
|
Die Programmierung erfolgt durch die Schmelzsicherung. Für eine '0' muss man nichts machen und für eine '1' wird die Schmelzsicherung durch eine hohe Spannung durchgebrannt.
|
|
|
|
|
|
\subsection{EPROM (Erasable PROM)}
|
|
|
|
EPROMs lassen sich durch UV-Bestrahlung optisch löschen und werden durch Anlegen einer hohen Spannung programmiert. Sie sind also mehrfach beschreibbar ($\approx$1'000-Mal).
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/EPROM.jpg}
|
|
\end{center}
|
|
|
|
Floating-Gate Transistoren können negative Ladungen speichern, was die Kennline der für das Schalten notwendigen Gate-Source Spannung nach rechts verschiebt, als Folge reicht die $V_{DD} \approx 0.8V$ Spannung nicht mehr aus für das Schalten des Transistors.
|
|
|
|
\begin{center}
|
|
\includegraphics[width = 0.32\textwidth]{images/EPROM_2.jpg}
|
|
\end{center}
|
|
|
|
Nach etwa 20 minütiger Bestrahlung durch UV-Licht sind die negativen Ladungen wieder aus dem Floating-Gate entfernt und der Transistor zeigt erneut normales Verhalten.
|
|
|
|
|
|
\subsection{EEPROM (Electrically erasable PROM)}
|
|
|
|
Mit einer dünneren Oxidschicht beim Floating-Gate Transistor können die Gate Ladungen auch elektrisch gelöscht werden. Solche EEPROMs können ohne Probleme $10^6$-Mal neubeschrieben werden. \medskip
|
|
|
|
EEPROMs sind, unter anderem, die Grundbausteine von den heutzutage weit verbreiteten FLASH Speicher.
|